#2 Priority
paper
11-16-00 267 5
Restate
S SOL

日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年10月27日

出 顧 番 号 Application Number:


平成11年特許顯第305702号

日本電気株式会社

2000年 7月21日

特許庁長官 Commissioner, Patent Office





特平11-305702

【書類名】

特許願

【整理番号】

74112025

【提出日】

平成11年10月27日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

井上 顕

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

浜田 昌幸

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100070219

【弁理士】

【氏名又は名称】 若林 忠

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】 100088328

【弁理士】

【氏名又は名称】 金田 暢之

【選任した代理人】

【識別番号】 100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【選任した代理人】

【識別番号】 100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【手数料の表示】

【予納台帳番号】 015129

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9710078

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 DRAM部及びロジック部を同一基板上に形成したDRAM 混載半導体装置において、少なくともDRAM部及びロジック部のトランジスタ のソース・ドレイン領域の全面及びゲート表面がシリサイド化されていることを 特徴とする半導体装置。

【請求項2】 前記シリサイドが、チタン、コバルト又はニッケルのシリサイドであることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記DRAM及びロジック部のトランジスタにおけるゲートが全てP-Nゲートである請求項1に記載の半導体装置。

【請求項4】 DRAM部とビット線を連絡するビットコンタクトと、ロジック部のソース・ドレインへのコンタクトプラグを有し、これらコンタクトが共に金属材料から形成されていることを特徴とする請求項1に記載の半導体装置。

【請求項5】 素子分離された半導体基板上に、DRAM部及びロジック部を形成するDRAM混載半導体装置の製造方法であって、DRAM部及びロジック部のトランジスタを構成するソース・ドレイン領域全面及びゲート表面を同一工程を用いて同時にシリサイド化することを特徴とする半導体装置の製造方法。

【請求項6】 前記シリサイド化は、金属膜を基板全面に形成した後熱処理 し、未反応金属膜を除去することで行うことを特徴とする請求項5に記載の半導 体装置の製造方法。

【請求項7】 前記金属膜がチタン、コバルト又はニッケルであることを特徴とする請求項6に記載の半導体装置の製造方法。

【請求項8】 DRAM部及びロジック部のトランジスタを構成するソース・ドレイン領域形成時に同時にゲートに不純物注入を行ってP-Nゲートを形成することを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項9】 DRAM部とビット線を連絡するビットコンタクトと、ロジック部のソース・ドレインへのコンタクトプラグを形成する工程を有し、これらコンタクトを共に金属材料から形成することを特徴とする請求項5に記載の半導

体装置の製造方法。

【請求項10】 メモリセル及び周辺回路を有する半導体装置において、メモリセル部及び周辺回路部のトランジスタのソース・ドレイン領域の全面及びゲート表面がシリサイド化されていることを特徴とする半導体装置。

【請求項11】 前記シリサイドが、チタン、コバルト又はニッケルのシリサイドであることを特徴とする請求項10に記載の半導体装置。

【請求項12】 メモリセル及び周辺回路を有する半導体装置の製造方法であって、メモリセル部及び周辺回路部のトランジスタのソース・ドレイン領域の全面及びゲート表面を同一工程により同時にシリサイド化することを特徴とする 半導体装置の製造方法。

【請求項13】 前記シリサイド化は、金属膜を基板全面に形成した後熱処理し、未反応金属膜を除去することで行うことを特徴とする請求項12に記載の 半導体装置の製造方法。

【請求項14】 前記金属膜がチタン、コバルト又はニッケルであることを 特徴とする請求項13に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及びその製造方法に関し、特に、ロジック(論理回路) とDRAM (Dynamic Random Access Memory) とが同一基板上に混載されたSO C(System On Chip)の改良に関する。

[0002]

【従来の技術】

汎用DRAM (1チップにメモリ領域と、デコーダー、センスアンプ、I/O 回路等で構成される周辺回路のみ搭載)では、これまでメモリセルのホールド特性が重視されており、そのため、セルトランジスタのソース・ドレイン領域の不純物濃度を周辺回路におけるそれよりも低濃度にして接合リーク電流を抑えることが一般的であった。

[0003]

最近では、コンピュータグラフィックスを使った画像処理をより高速に行うことが要求されてきている。このため、図9に示すように、メモリセル33とデコーダ、センスアンプなどの周辺回路34からなるDRAM部32と、高速にグラフィック処理を行う論理演算部(ロジック部)35、更にこれらを外部回路と接続するI/O部36を1チップに搭載したDRAM混載ロジックチップ、いわゆるSOC31が提案されている。

[0004]

従来、DRAM部では、ショートチャネル効果の抑制とドレイン電界の緩和のためにソース・ドレイン(S/D)は低濃度にしておかなければならず、このため、S/D領域では接合が浅く、シリサイド化によりリーク電流が増加する可能性がある点が指摘されていた。これに対し、DRAM部のシリサイド化を試みる提案が成されている。

[0005]

例えば、特開平11-97649号公報には、(1) DRAM部のメモリセル 領域のソース・ドレイン(S/D)領域は不純物濃度を低濃度としてリークを少 なくし、一方の周辺回路部のS/D領域は不純物を高濃度に注入し、更にゲート 表面及び活性領域表面をシリサイド化して高速動作を可能とする構成(実施の形 態1)、(2) DRAMセル部において、容量コンタクトが接続されるS/D領 域(低濃度不純物領域)は非シリサイド領域とし、ビット線コンタクトが接続さ れるS/D領域(低濃度不純物領域)及びセルトランジスタのゲート表面のみを シリサイド化することで、配線抵抗の低減、コンタクト抵抗の低減を行い、読み 出し、書き込み動作の高速化を可能とする構成(実施の形態2)、(3) DRA Mメモリセル部のLOCOS端、すなわちバーズビーク近傍に、トランジスタの サイドウォール形成の際に積層するTEOS酸化膜を選択的に残して、該部分以 外を、セルゲート及びロジック部と同様にシリサイド化して、接合リークを抑制 しつつ、読み出し、書き込み動作を高速化できる構成(実施の形態3)などが開 示されている。例えば、該公報の実施の形態3について、図10に示すメモリセ ル部の概略断面図を用いて説明すれば、半導体基板41は分離酸化膜42により 素子分離されており、その間にメモリセルトランジスタが形成されている。ゲー

ト電極48表面とビット線51とのコンタクト52aとストレージノード53とのコンタクト52bが半導体基板41と接する領域においてシリサイド層49が形成されており、基板上のシリサイド層は低濃度不純物領域47に形成される。分離酸化膜42の端部にはTEOS酸化膜50が形成されており、その部分ではシリサイド化されないようにして、分離酸化膜42の下にシリサイド層が回り込みエッジからの接合リークが発生することを抑えている。なお、同図において、43~45はそれぞれ層間絶縁膜、46はゲート酸化膜、54は誘電体膜、55はセルプレートを示す。

[0006]

又、特開平11-17129号公報には、DRAMセル部とロジック部のトランジスタのS/Dをそれぞれ別工程で形成し、セル選択用のトランジスタのS/Dに達するコンタクトを形成した後、該コンタクトを介してS/D領域の表面をシリサイド化してコンタクトホールに導電膜を埋め込む構成が開示されている。なお、ロジック部のトランジスタのS/D領域もシリサイド化されるが、セル選択用トランジスタのS/D領域のシリサイド化とは異なる工程で実施されている。又、ゲート表面も別工程でシリサイド化しても良い旨記載されている。

[0007]

これら従来技術においては、いずれも、DRAMセルトランジスタのS/Dは 依然低濃度に、ロジック部のトランジスタのS/Dは高濃度に形成されていた。 すなわち、この様なSOC構成では、既存のDRAMに高速ロジックを合体する という思想で、設計が行われていた。従って、DRAM部とロジック部を別々の 工程で製造する必要があり、コストの低減を見込むことはできない。しかしなが ら、SOCはシステムアプリケーション毎に設計製造する性格のものであり、汎 用のDRAMと比較して少量他品種であるため、コスト削減が大きな意味をもつ ものである。

[8000]

【発明が解決しようとする課題】

そこで、本発明では、この様な従来の思想を一転して、高速ロジックにDRA Mを合体させるという思想に基づき、高速化を図りつつ、DRAM部においても 必要十分な特性を有するSOCを低コストに提供できる製造方法並びにその構造 を提供することを目的とする。

[0009]

【課題を解決するための手段】

すなわち、本発明は、DRAM部及びロジック部を同一基板上に形成したDRAM混載半導体装置において、少なくともDRAM部及びロジック部のトランジスタのソース・ドレイン領域の全面及びゲート表面がシリサイド化されていることを特徴とする半導体装置であり、又、素子分離された半導体基板上に、DRAM部及びロジック部を形成するDRAM混載半導体装置の製造方法であって、DRAM部及びロジック部のトランジスタを構成するソース・ドレイン領域全面及びゲート表面を同一工程を用いて同時にシリサイド化することを特徴とする半導体装置の製造方法である。

[0010]

更に本発明は、メモリセル及び周辺回路を有する半導体装置において、メモリセル部及び周辺回路部のトランジスタのソース・ドレイン領域の全面及びゲート 表面がシリサイド化されていることを特徴とする半導体装置にも関する。

[0011]

【発明の実施の形態】

以下、図面を参照して本発明を詳細に説明する。図1~8は本発明の一実施形態になる半導体装置の製造方法を示す工程断面図である。

[0012]

まず、Si基板1に公知のトレンチ分離により埋め込み酸化膜2を形成し、ロジック部のN-MOS、P-MOS、DRAM部をそれぞれ素子分離する。続いて、基板1表面に熱酸化により薄い酸化膜(SiO₂:犠牲酸化膜、不図示)を形成し、通常の方法でロジック部及びDRAM部のデコーダー、センスアンプ、I/O回路等で構成される周辺回路へのPチャネル、Nチャネル、メモリセルへのNチャネルを形成するためのチャネルイオン注入並びにそれぞれのウェル(Pウェル3、Nウェル4、セルPウェル5)形成のためのイオン注入を行う。これにより、図1に示す構造が形成される。なお、図1では簡略化のため、各ウェル

と素子分離のための埋め込み酸化膜2のみを、又、DRAM部ではメモリセルのみを記載しているが、この構成に限定されるものではない。セルPウェル5とPウェル3は同時に注入しても別でも良い。又、メモリセル領域にディープNウェルを形成しても良い。

[0013]

犠牲酸化膜を除去した後、ゲート酸化膜(不図示)を再度熱酸化により形成する。この時、DRAM部のゲート酸化膜厚はロジック部よりも厚くすることが好ましい。続いて、各トランジスタのゲートとなるポリシリコン層を全面に形成し、所望のゲート電極形状にパターニングする。その後、各部のLDD領域7a、7b、7cをそれぞれ形成するように、不純物イオンを注入する。この時、LDD領域7a及び7cの形成は同時に行っても別々に行っても良い。その後、全面に酸化膜をTEOSなどを用いてCVD法で成膜し、異方性エッチングを行って、ゲート電極6の側面にLDDサイドウォール8を形成する(図2)。

[0014]

次に、図3に示すように、N-MOS部及 $\overline{U}DRAM$ 部をレジスト9aでマスクし、P-MOS部のみを露出させて、P-MOS部のS/D領域10a形成のためのBや BF_2 などのp型不純物をイオン注入する。例えば、 BF_2 を20 ke Vで3 E 1 5程度注入する。なお、この時、ゲートポリシリコンにも同時にイオン注入され、その結果、Pゲートとなる。

[0015]

続いて、図4に示すように、P-MOS部のみにレジスト9bを形成し、N-MOS及びDRAM部にPやAsなどのn型不純物を、例えば、Asを50ke Vで3E15~6E15程度導入し、それぞれにS/D領域10b及び10cを形成する。この時、ゲートポリシリコンにも同時にイオン注入され、その結果、Nゲートとなる。これらの結果から、P-chはPゲート、N-chはNゲートを有した、いわゆるP-Nゲートとなる。その後、例えば、RTA(ランプアニール)で1000℃、10秒程度行い、導入した不純物を活性化する。なお、ここではN-MOSとDRAM部とに同時にイオン注入しているが、それぞれ別工程で実施しても良い。

[0016]

続いて、図5に示すように、全面にシリサイド化のための金属膜をスパッタ法などにより成膜する。ここでは、コバルト(Co)膜11を成膜した例を示しているが、これに限定されず、チタンやニッケルなど、シリコンと熱反応させてシリサイドを形成できる金属材料であれば同様に使用することができる。

[0017]

次に、熱処理して未反応の $C \circ$ 膜 $11 \circ$ 除去する。例えば、 $500 \sim 600 \circ$ 程度の温度で30 秒間、 N_2 ガス雰囲気中で熱処理し、硫酸と過酸化水素水との混合液にて未反応の $C \circ$ 膜を除去し、更に窒素ガス雰囲気中で $800 \circ$ 、10 秒程度の熱処理を行う(いわゆる、サリサイド法)ことで、図6 に示すように、各S / D 領域(10)全面及びゲート電極(6)上にコバルトシリサイド($C \circ S$ i_2) 12 が形成される。

[0018]

その後、従来と同様にして、第1層間膜13を形成後、DRAM部に容量電極と接続するためのコンタクトホールを形成し、更にコンタクトホール内に金属或いはポリシリコンなどを埋め込み、容量コンタクト14を形成する。続いて、下部電極15、不図示の容量絶縁膜及び上部電極16を形成して容量電極を形成する(図7)。ここでは、下部電極15としてスタック型の容量電極を示しているが、これに限定されず、従来公知のシリンダ型や更に複雑な構造の電極形状とすることもでき、またポリシリコンを用いた場合にはHSG(Hemispherical Silicon Grain)電極とすることもできる。又、Ti/TiN/Wなどの公知の材料を用いて、容量コンタクト、下部電極、上部電極などを形成することもでき、材料、構造等は適宜設計に応じて選択すればよい。

[0019]

更に図8に示すように、第2層間膜17を形成後、ロジック部のトランジスタの各S/D領域へのコンタクト18並びにDRAM部へのビット線コンタクト19をTi/TiN/Wなどの公知の金属材料を用いて形成し、さらにビット線を兼ねる第1配線20はA1、TiN、Wなどの公知の配線材料を全面にスパッタ法などで成膜しパターン化して形成する。もちろん、ビット線と第1配線を別層

、別材料を用いて形成しても差し支えない。

[0020]

なお、コンタクトホールの形成に際しては、基板上にエッチングストッパ層を 形成しておくと、形成されたシリサイド層をエッチングの際に彫り込むことが無 くなり、好ましい。

[0021]

本発明で従来と最も異なる点は、DRAM部のメモリセル部に対してもn⁺となる高濃度のS/D領域を形成している点である。この様に高濃度のS/D領域上にシリサイドを形成することで、良好なオーミックコンタクトを形成することができる。又、接合が深くなることで、シリサイドをS/D領域全面に形成しても接合リーク電流は発生し難くなる。一方、従来の低濃度不純物領域(n⁻)にシリサイドを形成したとしてもショットキーコンタクトとなり、低抵抗化の目的を達成するには不十分である。

[0022]

又、メモリセル部のS/D領域をこの様に高濃度不純物領域としたことで、シリサイド化により良好なオーミックコンタクトが形成でき、十分に実用に供し得るものであり、それにもまして本発明では素子全体の高速化並びに工程の簡略化の寄与する効果が大きいため、技術的意義は極めて大きいものである。

[0023]

以上の説明では、DRAM搭載SOCについて例示したが、本発明では、ロジック部などを混載しない、すなわち、DRAM部のみを有する半導体装置にも適用し得るものであり、DRAMセル及び周辺回路機能素子を有する半導体装置において、DRAMセル部及び各種デコーダ、センスアンプ等周辺回路機能素子部のトランジスタのソース・ドレイン領域の全面及びゲート表面がシリサイド化されていることを特徴とする半導体装置も本発明の対象である。この場合も、上記の説明に準じて、DRAMセル部と周辺回路部を同一工程で同時にシリサイド化することができ、素子全体の高速化と、工程の簡略化を図ることができる。

[0024]

【発明の効果】

以上説明したように、本発明によれば、DRAM部のソース・ドレイン領域が高濃度不純物領域とされ、該領域上全面及びゲート表面をシリサイド化することで良好なオーミックコンタクトの形成が可能となる。又、このシリサイドの形成は、ロジック部のシリサイド化と同一工程で同時に行うことができ、工程数の増大を抑えることが可能となり、素子全体の高速化と低コスト化とを両立することが可能となる。

【図面の簡単な説明】

【図1】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図2】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図3】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図4】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図5】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図6】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図7】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図8】

本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図9】

DRAM搭載SOCの構成を例示する概略図である。

【図10】

従来技術になるDRAMセル部分の断面図である。


【符号の説明】

- 1 半導体基板
- 2 埋め込み酸化膜
- 3 Pウェル
- 4 Nウェル
- 5 セルPウェル
- 6 ゲート電極
- 7 LDD領域
- 8 サイドウォール
- 9 レジスト
- 10 S/D領域
- 11 Co膜
- 12 CoSi₉膜
- 13 第1層間膜
- 14 容量コンタクト
- 15 下部電極
- 16 上部電極
- 17 第2層間膜
- 18 コンタクト
- 19 ビット線コンタクト
- 20 第1配線(容量部のビット線を兼ねる)


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】

要約書

【要約】

【課題】 DRAM部及びロジック部を同一基板上に形成したDRAM混載半 導体装置(SOC)において、素子全体の高速化を図りつつ、DRAM部におい ても必要十分な特性を有するSOCを低コストに提供する。

【解決手段】 少なくともDRAM部及びロジック部のトランジスタのソース・ドレイン領域(10)の全面及びゲート(6)表面に同一工程で同時にシリサイドを形成する。

【選択図】 図6



出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社